您的位置:主页 > 运动健康 > 其他 >

MentorGraphicsTe新优彩票官方网站ssentMerlanoxTechnologies为千兆门设计选择

2019-08-05     来源:河北日报数字报         内容标签:MentorGraphicsTesse

导读:俄勒冈州威尔逊维尔,2015年5月19日MentorGraphics公司(纳斯达克股票代码:MENT)今天宣布,MellanoxTechnologies已对新的Mentor®进行了标准化。Tessent®分层ATPG解决方案,用于管理复杂性

俄勒冈州威尔逊维尔,2015年5月19日MentorGraphics公司(纳斯达克股票代码:MENT)今天宣布,MellanoxTechnologies已对新的Mentor®进行了标准化。Tessent®分层ATPG解决方案,用于管理复杂性并降低为其前沿集成电路(IC)设计生成测试模式的成本。使用TessentHierarchicalATPG,Mellanox显着减少了生成高质量IC测试所需的大量制造测试模式所需的处理时间和系统内存。

Logo-http://photos.prnewswire生成测试模式所需的时间随着每个新的设计周期而迅速增长,从而增加了我们与测试相关的成本,“.com/prnh/20140317/AQ83812LOGO

>MellanoxTechnologies后端工程副总裁EvelynLandman说。“转向Mentor”的TessentHierarchicalATPG流程使我们能够显着缩短当前设计的周转时间。由于该解决方案具有高度可扩展性,我们希望在未来的设计中继续使用它。“

TessentHierarchicalATPG流程采用分而治之的方法将整个ATPG任务分解为更小,更易于管理的部分。首先为每个设计核心单独生成压缩模式,然后自动重定向到芯片级别并合并以最小化然后为顶级互连和胶合逻辑生成压缩模式。此过程从关键的流片路径中删除最终的DFT和计算密集型模式生成步骤,为测试流程增加可预测性。

与为顶层的所有块和互连运行ATPG相比,分层ATPG方法显着减少了运行时和内存占用。运行时的减少量通常在5x-10x范围内,并且可以更大地节省内存。由于在所有核心中使用扫描通道的效率提高,分层ATPG通常会将模式数量(以及测试时间)减少多达2倍。

“我们的许多客户都在使用分层设计方法来管理其设计的规模和复杂性。大多数人已经清楚他们的测试生成流程必须反映这种分层方法,“Mentor推出的TessentDFT和ATPG产品的产品营销总监StephenPateras说道。我们新的分层ATPG解决方案不仅可以扩展到100M+门设计,而且还可以通过允许DFT和ATPG在设计中提前移动来改善时间表循环,更容易在不同群体之间分配。“

关于MentorGraphicsMentorGraphics公司是电子硬件和软件设计解决方案的全球领导者,为世界提供产品,咨询服务和屡获殊荣的支持“最成功的电子,半导体和系统公司。该公司成立于1981年,上一财年的收入超过了12.4亿美元。公司总部位于S.W.8005BoeckmanRoad,Wilsonville,Oregon97070-7777。万维网站点:http://www.mentor.com/

(MentorGraphics,Mentor和Tessent是MentorGraphicsCorporation的注册商标。所有其他公司或产品名称是注册商标或商标他们各自所有者。)

如需了解更多信息,请联系:DavidSmithMentorGraphics503.685.1135david_smith@mentor.com

文章链接地址:http://www.qcarhire.com/yundongjiankang/qita/201908/1278.html

上一篇:切尔西传球消息:门兴格拉德巴赫准备为安德烈亚斯克里斯滕森打入俱乐部纪录
下一篇:没有了

其他相关文章